頂點(diǎn)光電子商城2024年5月20日消息:近日,臺(tái)積電準(zhǔn)備生產(chǎn)HBM4基礎(chǔ)芯片,并將采用N12FFC+和N5制程技術(shù)。這一決策是為了滿足當(dāng)前人工智能(AI)市場(chǎng)對(duì)高性能存儲(chǔ)的需求。
HBM4,即第四代高帶寬內(nèi)存,相較于之前的HBM產(chǎn)品,有幾項(xiàng)主要的變化。其中,最重要的就是內(nèi)存堆棧鏈接接口標(biāo)準(zhǔn),將從原本的1024比特進(jìn)一步轉(zhuǎn)向超寬的2048比特。這種變化使得HBM4內(nèi)存堆棧鏈接需要更先進(jìn)的封裝方法來容納超寬的內(nèi)存。
在制程技術(shù)方面,臺(tái)積電計(jì)劃使用N12FFC+和N5兩種制程技術(shù)來生產(chǎn)HBM4基礎(chǔ)芯片。N12FFC+是一種成本效益較高的選擇,它可以使存儲(chǔ)供應(yīng)商構(gòu)建12層堆棧(48GB)和16層堆棧(64GB),每堆棧帶寬超過2TB/s。此外,N12FFC+技術(shù)生產(chǎn)的HBM4基礎(chǔ)芯片還有助于使用臺(tái)積電的CoWoS-L或CoWoS-R先進(jìn)封裝技術(shù)構(gòu)建系統(tǒng)級(jí)封裝(SiP),該技術(shù)可提供高達(dá)8倍標(biāo)線尺寸的中介層,空間足夠容納多達(dá)12個(gè)HBM4內(nèi)存堆棧。
另一方面,N5制程技術(shù)則提供了更高的性能。N5制程建構(gòu)的基礎(chǔ)芯片將封裝更多的邏輯,消耗更少的功耗,并提供更高的性能。這種先進(jìn)的制程技術(shù)可以達(dá)到非常小的互連間距,約6~9微米,這將使得HBM4能夠在邏輯芯片頂部進(jìn)行3D堆棧,從而提高內(nèi)存性能。
總的來說,臺(tái)積電采用N12FFC+和N5制程技術(shù)生產(chǎn)HBM4基礎(chǔ)芯片,是為了在保持成本效益的同時(shí),提高存儲(chǔ)性能,滿足AI和高性能計(jì)算(HPC)芯片對(duì)更大內(nèi)存帶寬的需求。